# Lesi Available Copy

### First Hit

L9: Entry 13 of 16

File: JPAB

Feb 4, 1987

PUB-NO: JP362026551A

DOCUMENT-IDENTIFIER: JP 62026551 A TITLE: STORAGE KEY CACHE DEVICE

PUBN-DATE: February 4, 1987

INVENTOR-INFORMATION:

NAME

COUNTRY

KANEKO, AKIRA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

APPL-NO: JP60165709 APPL-DATE: July 29, 1985

INT-CL (IPC): G06F 12/08; G06F 12/14

ABSTRACT:

PURPOSE: To improve remarkably the use efficiency of an address converting mechanism by holding information corresponding to an entry in an address converting data buffer in a prescribed entry of a storage key cache.

CONSTITUTION: When a NOT hit state of an address converting data buffer ( $\underline{\text{TLB}}$ ) is generated, page address information corresponding to a  $\underline{\text{TLB}}$  entry to be discharged is set to a real page address register 10 based on which various information is read out of a  $\underline{\text{key cache}}$ . Thereafter, in accordance with necessity, a page address of a virtual address which is about to be processed at present,  $\underline{\text{key}}$  information and a  $\underline{\text{TLB}}$  address are written on the  $\underline{\text{key cache}}$ , and the correspondence of the  $\underline{\text{key cache}}$  and the  $\underline{\text{TLB}}$  address is defined newly. Also, when changing the  $\underline{\text{key}}$  information, only the  $\underline{\text{TLB}}$  entry having the  $\underline{\text{key}}$  information of a page address which becomes an object to be changed is paged.

COPYRIGHT: (C) 1987, JPO&Japio

BEST AVAILABLE COPY

(This Page Blank (Uspto)

## 19日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62-26551

@Int\_Cl\_4

1.

識別記号

庁内整理番号

43公開 昭和62年(1987)2月4日

G 06 F 12/08 12/14 U-8219-5B A-7737-5B

審査請求 未請求 発明の数 1 (全12頁)

の発明の名称

記憶キーキャシユ装置

②特 頭 昭60-165709

❷出 願 昭60(1985)7月29日

砂発明 者

金 子 昭

鎌倉市上町屋325番地 三菱電機株式会社計算機製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

20代 理 人 并理士 曾我 道照 外4名

明 超 書

. 発明の名称

配値キーキャシュ装置

#### ュ 特許請求の範囲

記憶キーキャッシュおよびアドレス変換データパッフアを含み、夫々の制御回路が対応して付設されている記憶キーキャッユ装置において、前記記はキーキャシュの所定のエントリには前記アドレス変換データパッフアにおける諸種のエントリとの対応づけをするための情報が保持されている記憶キーキャシユ装置。

#### 3 発明の詳細な説明

〔産薬上の利用分野〕

この発明は、記憶キーキャンユ装置に関するものであり、特に、例えば各種データ処理のための中央処理装置における記憶装置の記憶保護違反の有無の如何のチェックが、前記記憶装置の内容を調べることをしに可能にされて、データ処理が効率的に行なわれるようにされる記憶キーキャシュ装置に関するものである。

〔従来の技術〕

第3図は、従来の記憶キーキャシユ装置を示す プロック図である。

先ず、第3図回化おいて、(ハはアドレス変換機 橙のアドレス変換データパツファ(TLB)、(A)は TLB(/)を制御するためのTLB制御回路、(J)は TLB (/)をアクセスするための TLBアドレス入力セレク タ、(4) は T L B(ハの内容更新時に アドレス 変換情報 をアクセスするためのセグメントテーブルオリジ ンレジスタ。はは中央処理装置(図示されない) における各種の処理にしたがつて要求される配像 **裝置(9)のアクセスのためのメモリアドレスレジス** タ、仏はメモリアドレスがロジカルアドレスモー ドにあるものか、またはリアルアドレスモードに あるものかを規定するアドレスモードフラグ、(7) は所足のアドレスモードにおいて記憶装置(タ)に送 るべきアドレス情報を選択するためのセレクタ、 (8) は記憶装置(9) に送られるアドレスを保有するり アルアドレスレジスタ、(9)は記憶装置である。 (10)はリアルアドレスレジスタほの内容をアド

レスとして記憶装置(の) に対してフェッチリクエストがなされたことにより得られるデータを記憶するリアルページアドレスレジスタ、 ( / / ) は記憶装置(の) からフェッチされたキー情報を記憶するキーフェッチレジスタである。

次に、類3図(I)にかいて、(/2)は記憶キーキャンユ(/3)のアドレス入力レジスタ、(/3)は配像キーキャンユ(以降キーキャンユと呼ぶ)、(/4)はキーキャンユ(/3)を充めのキーをでは扱うべん)は中の取り扱うべんのキーをでは扱うでは、(/4)は中の取り扱うでは、(/4)は中央を定せないて現在稼働中のカーででは、(/4)は中央をでは、(/4)は中央をでは、(/4)は中央をでは、(/4)などでは、(/4)の情報にあった。には、(/5)はキーキャンユ(/3)のリアルアドロスタグとキーキャンユアクセス中のリアルアド

RT: このフィールドは、リアルアドレスであるページアドレスの一部であつて、キーキャシュアドレスのための領域以外の領域であり、リアルアドレスダグと呼ばれる(第4図参照)。

RY: とのフィールドは、キー(RBY)情報を示すものである。

( 1.1 )中央処理装置のアドレスモードがリアルアドレスモードであるときに記憶保護チェックのために使用される場合。

これは、リアルアドレスモードのときに、配憶保護チェックを記憶装置(のまで調べに行くことなく、キーキャシュ(13)内の中ー情報(RY)を利用し、中央処理装置内で所定のチェックをすることであつて、記憶保護違反のあることが判明した場合には、記憶装置(のへのリクエストを禁止することにより、無駄なリクエストの発生を防止したり、配像保護違反を早期に発見することにより、処理の効率化をはかることである。このときの動作は次のようになされる。リアルアドレスモード

レスにおけるリアルアドレスクダ対応領域の内容: との比較回路。 (19)はキーキャシュヒット検出: 回路である。 (20)は、キーデータソースとしてキーキャシュ (13)からのもの、または、記憶英. 世(9)からフェルチされたキーフェッチデータのいずれかを選択するためのキーデータソースセレクタ。 (21)は、キー情報を保持するキーレジスタである。

なお、第3図(a) および第3図(b) の様成器 要素の間は、信号級 ( / b ) ~( s b ) によつて所要の接続がなされており、全体として、従来の配慮キーキャッシュ装置が構成されている。

次に動作について説明する。

先ず、従来のキーキャシュ ( / 3 ) における各種 のフィールドは下記のように定義されている。

V: このフィールドは、キーキャシュの内容 の有効性の如何を指示するものであつて、 "/" が立つているときは有効であること を示し、"0" であるときは無効であること とを示している。

における所定の命令処理にしたがつて、リアルアドレスがメモリアドレスレジスタ(s) にセットされる。メモリアドレスレジスタ(s) にセットされる。メモリアドレスレジスタ(s) のページインデックスは、キーキャンユ(13)のアドレスタグRTに相当するMA(RT)とに分けられており、その中のMA(PI)はキーキャンユ(13)のアドレスとしてキーキャンユアドレス入力レジスタ(12)にセットされる。そして、このアドレスに対応するV.RT。およびRYフィールドの内容がキーキャシュ(13)から競み出される。

これからの説明では、キーキャンユの各フィールドの内容を読み出して使用する場合、それらを KC(RT), KC(V), KC(RY) のように表現 することとする。例えば、KC(RT)は、キーキャンユのRTフィールドの内容であるものとされる。 読み出されたこれらのフィールドの内容について、 KC(V)=/, KC(RT)=MA(RT)なる条件が比較回 路(/8)およびキーキャンユピット検出路(/9) により検出され、キーキャンユ制御回路(/4)に

送られる。このような条件が成立する場合は、キ - キャシユヒットとして定義される。 このような 条件にしたがつて。キーキャシュがヒツトである かノツトヒツトであるかが検出され、ヒツトであ るときには、 RC(RY)は、キーキャシュ制御回路 (14)の作用により、キーデータソースセレクタ (20)を通じてキーレジスタ(21)にセツトされ、 る。とこて、キーレジスタ(1/)の内容は、アド レスモードフラグ(4)によつてリアルモードに選択 されたキー決定セレクタ(15)を通じてアクセス プロテクション検出回路(17)へ送られ、プログ タムスティタスワード(ノ4)との間で、配賃保護 遠反の有無の如何がチェックされる。一方、キー キャシュがノットヒットである場合には、 KC(KY) は無効であり、メモリアドレスレジスタ(3)の内容 は、セレクタのを通じてリアルアドレスレジスタ (8)に送られて、記憶装置(9)に対するキーフェッチ リクエストが出される。そして、記憶装置(9)から 得られたキー情報はキーフェッチレジスタ(11) 化セツトされる。その後、 キーキャシュのノツト

得られたキー情報はキーフェッチレジスタ(11) セットされる。
にセットされる。その後、キーキャンユのノット メモリアドレスレ
ルドが、キーキャンユ制御回路(14)の作用によ の内容が所定の命令
り、キーキャンユアドレス入力レジスタ(12)に なお、キーキャンユ

ここで、キーキャシュがヒットであるか否かのチェックが比較回路(/\*)およびキーキャシュヒット検出回路(/\*)により実行され、その結果がキーキャシュ制御回路(/\*)へ送られる。そして、キーキャシュのヒットが検出されたときには、RC(RY)は有効であり、以後の命令の処理に使用される。

セットされる。とのアドレスにしたがつてキーキ

ヤシュ (/3)がアクセスされ、V,RT,RYの各フ

イールドの内容が読み出される。

一方、ノットヒットが検出されたときには、 RC(RY)は無効であり、メモリアドレスレジスタ (s)の内容はセレクタ(のを通じてリアルアドレスレ ジスタ(s)にセットされる。

これに続けて、配憶装置(の)に対するキーフェッチリクエストが行なわれ、対象とするキー情報が得られて、キーフェッチレジスタ(//)にセットされる。そして、このキーフェッチレジスタ(//)

ヒットが検出されたことから、キーキャシュ制御: 回路(14)は、キーレジスタ(21)前後のキーデニータソースセレクタ(10)がキーフェッチレジスタ(11)の内容を選択するように制御し、かくしい、キーフェッチレジスタ(11)の内容がキーレジスタ(11)へセットされ、これがキー決定セレクタ(15)を通じてアクセスプロテクション検出回路(17)に送られて、所要の配像保護違反に関するチェックが行なわれる。

(!1)ISK(Insert Siorage Rey)命令に代衷されるように、キー情報をデータとして、またリードオンリモードとして命令に使用される場合。

これは、キー情報を記憶装置(別まで取りに行く ことなく、キーキャシュ ( / 3 ) から取り出すこと により、命令処理の高速化をはかつたものである。 このときの動作は次のようになされる。所定の命 令処理により、フェッチすべきキー情報に対応す るリアルアドレスがメモリアドレスレジスタ(s)に セットされる。

メモリアドレスレジスタ(3)のMA(PI)フィー

の内容が所定の命令の処理のために使用される。 なか、キーキャンユに対する書き込み処理は SSK (Set Storage Key)命令に代表されるようなキー のセント命令により起動され、配憶装置のキーメ モリ領域への書き込みと同期して、対応したエン トリにかける V,RT,かよび KY フィールドに所 要の情報が書き込まれる。

〔 発明が解決しよりとする問題点〕

従来の配性キーキャンユ装世は以上のように様式されており、配性キャースを世はは中央処理では、 内のもので、 を変えないで、 なので、 を変えないで、 のので、 のので タパッフアの使用効率が著しく低下し、ひいては 中央処理装置全体の処理性能が低下してしまうと、 いう問題点があつた。

この発明は上記された問題点を解決するために なされたもので、配像キーキャンユのエントリと アドレス変換データパッファのないとの間が 相互的な関係をもたせ、キー情報の変更処理が生 じたときに、前記アドレス変換データパッファ内 の変更を要するエントリの内容のみをパージし、 その他のものは有効なものとして残ずにされた記 はキーキャンユ装置を得ることを目的とする。

#### [ 問題点を解決するための手段]

この発明に係る記憶キーキャンユ装置は、記憶キーキャンユおよびアドレス変換データパッファを含み、夫々の制御回路が対応して付設されている記憶キーキャンユ装置において、前記記憶キーキャシュの所定のエントリには前記アドレス変換データパッファにおける諸種のエントリとの対応づけをするための情報が保持されているものであ

にしたがつて要求される配像装置(9)のアクセスの ためのメモリアドレスレジスタ、(6)はメモリアド レスがロジヤルアドレスモードにあるものか。ま たはリアルアドレスモードにあるものかを規定す るアドレスモードフラグ、(34)はアドレスモー ドその他の条件により、配憶装置(9)に送るべきア ドレス情報を選択するためのセレクタ、(8)は記憶 装置(タ)に送られるアドレスを保有するリアルメモ リアドレスレジスタ、(9)は記憶装置である。(10) はりアルメモリアドレスレジスタ(8)の内容をアド レスとして記憶装置例に対してフェッチリクエス トをしてから待られるデータを記録し、また、TLB のノットヒット処理で追い出されるTLBエントリ のリアルアドレスを配ધしておくリアルページア ドレスレジスタ、(11)はキーフェツチレジスタ、 (35)はリアルページアドレスレジスタ(10)の 入力セレクタ、(34)は T·LB(31)のリアルアド レスデータとメモリアドレスレジスタ(5)のページ アドレスとの比較回路であつて、ページアドレス の上位部が比較される。(31)は、上記と同様な、 る。

#### 〔作 用〕

この発明によれば、記憶キーキャンスのある所 定のエントリとアドレス変換データパッフアのエ ントリとの間の対応関係が練別できるようにされ ているため、前記記憶キーキャンユにおいて変更 を要するものとされたエントリに対応する前配ア ドレス変換データパッフア側のエントリの内容だ けがパージされる。

#### 〔寒施例〕

以下、との発明の一実施例を無ノ図について説明する。

先ず、第 / 図(a) において、(31)はアドレス変換機構のアドレス変換データパッフア(TLB)、(32)はTLB(31)を制御するためのTLB制御回路、(33)はTLB(31)をアクセスするためのTLBアドレススカセレクタ、(4)はTLB(31)の内容更新時にアドレス変換情報をアクセスするためのセグメントテーブルオリジンレジスタ、(3)は中央処理装置(図示されない)における各種の処理

TLB(3/)のリアルアドビスデータと、メモリアドレスレジスタ(s)のページアドレスの内容との比較回路で、ページアドレスの下位部が比較される。(38)は比較回路(36),(31)において、ページアドレスの全てが一致したことを検知する一致検出回路である。

3

:

時にはなけ

次に、第1図(b)にかいて、(J9)は記憶キーキャンユ(以降キーキャンユと呼ぶ)、(40)はキーキャンユと呼ぶ)、(40)はキーキャンユ(39)をかのキーキャンユ(39)をアクセスするためのキーキャンユアドレスレジスタ (41)はキーキャンユアドレスタ(12)に対する入力・スを選択するためのカーキャンスの中でキーキャシュアドレスの中でキーキャシュアドレスの中でないたのでは、リアルアドレスタクのできためのカータの取り出する。(42)はキーデータントには表徴のカーデータのには、正は表徴(9)からフェッチしたものにするかを選択するためのセレクタであり、キーレジスタ(21)

化対する入力セレクタとして使用される。 (2/) はキー情報を保持するキーレジスタ、 ( / s )は現 在のアドレスモードに依存して、その実行中に取 り扱うべきャーを決定するためのキー決定セレク タ、(16)は中央処理装置において現在稼働中の プログラムを実行させていくために必要な情報が 格納されているプログラムステイタスワード(PSW) レジスタ、(11)は前記キー決定セレクタ(15) およびP8Wレジスタ(14)の情報に基づき、記憶 保護を監視するための、アクセスブロテクション 检出回路である。(44)はキーキャシュ(39)の リアルアドレスタグとキーキャシユアクセス中の リアルアドレスのリアルアドレスタグ対応假域の 内容との比較回路、 (45)はキーキャシユヒット 検出回路であり、これらによつて、キーキャシュ のヒットノノットヒット検出回路が構成される。

. . . . .

たか、第 / 図 (a) かよび第 / 図 (b) の構成諸要素の間は、信号線 ( / a ) ~ ( / 3 a ) によつて所要の接続がたされてかり、全体として、この発明の実施例による記憶やーやヤシユ装置が構成されている。

には決定されない。したがつて、このページアドレスに対応したキー情報を保有しているTLBアドレスを知るためには、TLB(J/)の全エントリを調べなければならない。

C: このフィールドはコモンピットを裹わすものであり、"/"が立つているときには 無効に 有効であり、"0" であるときには 無効に される。このフィールドに"/"が立つているときには、キーキャシュ(39)のこのエントリに示されている TLBアドレスが 2 個所以上存在することを示す。 したがつて、このキー情報を保有している TLBアドレスは一意的には決定されず、対応のTLBアドレスを知るためには、 TLB(3/)の全エントリを調べなければ ならない。

このようなことは、複数個の仮想アド レスが / 個のリアルアドレスであるペー 次に、動作について説明する。

先ず、との発明の実施例によるキーキャシュ (39)の各種のフィールドは下記のように定義される。

RTxc: このフィールドは、リアルアドレスであるページアドレスの一部であつて、キーキャシュアドレスのための領域以外の領域であり、リアルアドレスタグと呼ばれる。(第2図参照)。

8: このフィールドはサーチピットを表わすものであり、"/" が立つているときには有効であり、"0" であるときには無効にされる。このフィールドは、キーキャシュ(31))において、このエントリが、TLB更新のとき、またはキー情報更新のときに、オーパライトされたことを示す。そして、このフィールドに"/" が立つているときには、このキーキャシュでデセスに対応したキー情報を保有しているTLBアドレスは、一意的

ジアドレスを使用する場合に生じるもの である。

TV: このフィールドは TLBアドレス情報(TLBAD) の有効・無効の如何を示すものである。 そして、このエントリにおいて示される ページアドレスのキー情報が、 TLBAD フィールドで示される TLBアドレスに保有されていることを示す。

TLBAD: とのフィールドは、キーキャシュのとの エントリで示されるページアドレスに対 応したTLBアドレスを示す。

RV: とのフィールドは、キー情報の有効・無効の如何を示す。

RY: とのフィールドは、キー(RBY)情報を示すものである。

次いて、TLB(3/)の各フィールドは下記のように定義される。

V:このフィールドは、TLBエントリにおけるアドレス変換情報、キー情報の有効・ 無効の如何を示すものである。 8TO: このフィールドは、TLBエントリに対応 するセグメントテーブルオリジンアドレ スを示す。

RTma: このフィールドは、TLBエントリの仮想 アドレスに対応するリアルアドレスであ るページアドレスの中で、キーキャシュ (39)のリアルアドレスタグに対応する 領域を示す。

PI-KCA: とのフィールドは、TLBエントリの仮想 アドレスに対応するページアドレスの中 で、キーキャシユ(39)のアドレスに対 応する領域であり、ページィンデクスと 呼ばれる。

\* RYTLB:Cのフイールドは、TLBエントリに対応 するキー情報を示す。

次いで、この発明による実施例装置の動作を概略的に説明する。なか、以下の説明においては、TLB( )はTLB( 3 / )から読み出されたフィールドの内容を示しており、 KC( )はキーキャシュ(39)から読み出されたフィールドの内容を示

制即して、これをキーキャシュアドレスレジスタ (/2)にセットする。このようにしてセットされ たアドレスに基づいてキーキャシュ(39)がアク セスされ、各種の情報が前配キーキャシュ(39) から観み出される。

(31)のVフイールドの内容を示すものとされる。 キーキャンユ(39)にTLBアドレスが加えられ るのは、TLBノットヒットオペレーションが行な われているときであり、なんらかの条件により、 TLBノットヒット状態が生じると、先ず、TLB 制御回路(J1)により、はき出されるべきTLB エントリに対応するページアドレス情報が入力セ

しているものとする。例えば、TLB(Mは、TLB

ここで、リアルページアドレスレジスタ(10) の内容に基づき、キーキャシュ(39)に対するア クセスが以下のように実行される。

レクタ (35)を通じてりて ダベージアドレスレジ

スタ(10)にセツトされる。

リアルページアドレスレジスタ( / 0 )の内容の中で、キーキャシュ( 3 9 )の所定のアドレスに対応するフィールドMM( P I )の内容が入力ソースセレクタ( 4 / )に送られ、このとき、キーキャシュ制即回路( 4 0 )は、前記入力ソースセレクタ( 4 / )がリアルページアドレスレジスタ( / 0 )から信号線( 5 a )を介して送られる出力を選択するように

ー情報が、現在排除されよりとしているTLBエントリ以外の別異のTLBエントリでは使用されていないときには、キーキャシュ(J9)のTVフィールドは、キーキャシュ制御回路(\*0)によつて"0"(無効)にされる。

ř

## 特開昭62-26551 (フ)

想アドレスに対するアドレス変換情報がえられて、 リアルページアドレスレジスタ ( 10 )にセツトされる。

との後で、メモリアドレスレジスタ(s)には、TLB 側回路(32)の作用により、現在TLBノットヒットとして処理中の仮想アドレスがセットされる。
そして、前述された手順と同様にして、リアルページアドレスレジスタ(10)における MM(PI)
フィールドの内容が、入力ソースセレクタ(12)を介してキーキャシュアドレスレジスタ(12)にセットされ、これによりキーキャシュ(39)がアクセスされて、TLB(31)に関する所要の情報処理は、現在キーキャシュ(39)に保持されている情報の如何に依存して、下配の5個の場合に分けられる。

( 2 . / ) キーキャシュがヒットしており、MM(RT) = R T kc· T V= /・R V= / の条件が成立した場合。

この場合は、新たにTLB(31)に挿入しようと している仮想アドレスに対応しているページアド レスはキーキャンユ(39)内に存在し、かつ、キ

(2.2) キーキャシュがノットヒットであり、 かつ RC(RV) = 0 である場合。

この場合は、キーキャンユ(39)が無効であることを示し、TLB(31)に対して新たに挿入しようとしている仮想アドレスに対応しているリアルアドレスであるページアドレスが、TLB制御回路(31)により、リアルページアドレスレジスタ(10)から入力セレクタ(34)を通じてカーが発せられ、これによつて得るのフェクチリクエストが発せられ、これによつて得られたキー情報は、キーフェッチレジスタ(11)にセットされる。にないに、キーデータソースセレクタ(43)を通じてキーレジスタ(21)にセットされる。

とこで、キーキャシュ(39)に対しては、キーキャシュ制御回路(α0)により次のような書き込みがなされる。リアルページアドレスレジスタ (10)におけるMM(RT)の内容がRT<sub>KC</sub>フイール ドに:TLB(31)に対する入力アドレスが信号根 ーキャシュ(39)の TLBADフィールドで示されるTLBアドレスに既に存在しており、キー情報も有効であることを示す。

したがつて、とのページアドレスに対応してい 回る中一情報が、今回のTLBノットヒット処理で、 新たなTLBエントリでも使用されることとなるた め、キーキャンニ制即回路(ギの)により、Cフイ ールドのピットも"/" (有効)にされる。

一方、キーキャシュ(39)のキー情報 R Y が、キーキャシュ制御回路(\*0)により、キーデータソースセレクタ(\*3)を通じてキーレジスタ(21)にセットされる。また、TLB(31)については、次のような書を込みがなされる。すなわち、セグメントテーブルオリジンレジスタ(4)の内容が 8TOフィールドに、リアルページアドレスレジスタ(10)における MM(RT)の内容が RTTLBフィールドに、その MM(PI)の内容が PI-KCAフィールドに、また、キーキャシュ(39)については、キーレジスタ(21)の内容が R Y フィールドに、\*/\*がT Y フィールドに。

(2a)を通じてTLBADフィールドに、キーレジスタ(21)の内容がRYフィールドにこその他の各フィールドについては、8= "0" (無効)に、C="0" (無効)に、TV="1" (有効)に、RV="1" (有効)に、Cの処理によりキーキャシュ(31)は有効化され、かつTLBTドレスとの対応関係が定義される。なか、TLB(31)に対する書き込みは(2.1)の場合と同様に処理される。

(2.3)キーキャシュがノットヒットで楽り、 かつKC(TV)=0・KC(KV)=/・MM(RT)=KC(RT)である場合。

この場合は、仮想アドレスに対応するページアドレスのキー情報がキーキャシュ(39)内に存在しており、かつとのページアドレスに対応するTLBアドレスは定義されていないととを示す。キー情報については、キーキャシュ(39)から読み出された KC(KY)がキーデータソースセレクタ(43)を通じてキーレジスタ(21)にセットされる。このときの仮想アドレスに対応するTLBアドレスは、キーキャシュ制御回路(40)の作用によ

## 特開昭62-26551 (8)

り、信号級(2 a)を通じてキーキャシュ(3 g)の TLBADフィールドに書き込まれ、また TV= "/" にされる。 なお、TLB(3/)に対するアドレス変 換情報等の書き込みは(2./)の場合と同様に処 理される。

( 2. ¢ )キーキャシュがノットヒットであり、 かつ KC(TV)=/・KC(KV)=/・MM(RT)≠ KC(RTxc)である場合。

この場合は、リアルアドレスであるページアドレスに対応するキーキャシュ(31)のエントリが
3重に指定されたこと、および、キーキャシュ
(31)のエントリとTLBアドレスとが一意的には
対応されないことを示す。

まず、現在TLB(31)に挿入しようとしている 仮想アドレスに対応するページアドレスにしたが つて、配憶装置(9)に対するキーフェッチリクエス トが発せられ、これによつて得られたキー情報は キーフェッチレジスタ(11)にセットされ、さら に、キーキャシュ制御回路(40)の作用により、 キーデータソースセレクタ(41)を通じてキーレ

応する。TLBアドレスは定義されていないことを示す。したがつて、上記された場合には、キーキャンユ(J 9)かよび TLB(J / )については、前途の( 2.2 )で示された R V = "0" ( 無効 ) の場合と同様の処理が行なわれる。すなわち、現在処理しようとしている仮想アドレスのページアドレス、キー情報かよび TLBアドレスをキーキャシュ(J9)に答き込み、キーキャシュと TLBアドレスとの対応を新たに定義する。

以上のごとく、キーキャシュとTLBアドレスと の対応は、TLBノットヒット処理の実行時に定義 されるものである。

次に、キー情報変更命令に対する TLBのパージ のやり方について説明する。

中一情報を変更する命令が発生した場合。変更されるべき中一情報を保有しているリアルアドレスがメモリアドレスレジズタ(s) にセットされる。また、ページアドレスに対応した新しいキー情報がキーレジスタ(31)にセットされる。キーキャンユ制御回路(40)の作用により、キーキャンユ

ジスタ (21)にセツトされる。

こゝで、キーキャシュ(39)に対しては、キーキャシュ制即回路(40)により次のような書き込みがなされる。 MM(RT)の内容が RT KC フィールドに; 仮想ブドレスに対応する TLBブドレスが信号額(2a)を通じてTLBADフィールドに; キーレジスタ(2/)の内容が R Y フィールドに; S コ\*/\* に; T V = \*/\* に; K V = \*/\* に。なお、TLB(3/)に対する書き込みは(2./)の場合と同様に処理される。

( 2.5 ) キーキャシュがノットヒットであり、かつ  $KC(TV)=0 \cdot KC(KV)=1 \cdot NM(RT)$  写 KC(RT)である場合。

との場合は、現在TLBノットヒットで処理されるべき、仮想アドレスの対応ページアドレスに対応したキー情報は、キーキャシュ(39)になく、かつ、このページアドレスに対応するキーキャシュ(39)のエントリには、リアルアドレスタグの異なる、別のページアドレスのキー情報が挿入されていること、および、そのページアドレスに対

アドレスレジスタ(12)の入力ソースセレクタ (\*1)が信号観 (10a)の個をまたセレクタ (\*2)が信号観 (10a)の個をまたセレクタ (\*2)が信号観 (1a)の個を選択するようにされ、キーキャンユアドレスレジスタ (12)に所定の値がセットされる。キーキャンユアドレスレジスタ (12)内のアドレスによりキーキャンユ (39)がアクセスされ、TLB(31)に関連する情報の処理が行なわれる。この処理としては、読み出されたキーキャンユ情報の如何により、次の5 通りのやり方がある。

( J./ ) キーキャシュヒットが検出され、かつ B = \*/\* である場合。

この場合は、これから変更しようとするキー情報を有するTLBアドレスが、現在キーキャシュ(39)に示されているTLBAD以外にも存在する可能性があることを表わしており、キーキャシュ制御回路(40)は信号額(/3a)を通じて、TLBフルサーチをTLB制御回路(32)に指示する。TLB制御回路(32)はインクリメンタ(図示されない)を保有しており、これからの出力は信号級

(/4a) に出される。そして、TLBアドレス入力 セレクタ(JJ)は、TLB制御回路(JJ)の作用に より、前配信号級(/ ¢ a ) からの出力を選択する よりにされて、先顕アドレス(例えばの番地)か ら胸次にインクリメントさせていく。このとき、 各TLBアドレスに対応して読み出されたTLB( RTTLB)、TLB(PI-KCA)ぬが、これからキ - 慣報を変更しようとするリアルアドレスのセッ トされたメモリアドレスレジスタ(5)の内容と比較 回路(36),(37)によつて比較され、一致検出 回路(38)によつて両者の一致が検出される。そ して、この一致検出の結果はキーキャシュ制御回 路 ( 40 ) 化報告され、さらに TLB制御回路 ( 32 ) にも製告され、とのTLB制御回路(J2)は、破当 TLBエントリのVピットを oo (無効)にする。 またTLBフルサーチャは、ページアドレスの中の キーキャシュアドレスに該当する領域がMA(PI) と TLB(PI)との間で比較回路(31)により同時 化比較され、その一致が検出されると、このこと がキーキャシュ制御国路(40)に配位される。た

了して、MA(PI)とTLB(PI)との一致が / 度も検出されなかつたとき、すなわち、変更しようとしているキーキャシュ (39)のエントリが TLB (3/)のいずれのアドレスにおいても使用されていないことがキーキャシュ 制卸回路 ( \* 0 )によつて認められたときには、前記キーキャシュ (39)の RY

よし、この場合に、MA(RT)とTLB(RTTLB)。

以上の手順はTLB(J/)の全てのエントリに対

して実行されるものであり、そのフルサーチが完

: MA(PI)とTLB(PI-KCA)の全てが一致した

場合は除かれる。

フィールドには新らしいキー情報がセットされ、KV=  $^*/^*$  、TV=  $^*0^*$  ,S=  $^*0^*$  にされるが、その他のフィールドの内容は変化しない。

また、MA(PI)とTLB(PI)との一致検出が / 度でもなされたことがキーキャンユ制即回路 ( 40 ) によつて認識されると、Bフィールドのピットだけ "/" ( 有効 ) のままとし、その他のフィールド については上記と同じ手順にしたがり。その後、

記憶装置(タ)のキーメモリ変更が実施される。

( J.1 ) キーキャシュヒットが検出され、かつ C = "/" である場合。

この場合は、これから変更しよりとするキー情報を有するTLBアドレスが、このキーキャシュのエントリに示されているTLBアドレス以外にも存在することを示し、キーキャシュ制御回路(40)は、信号線(/Ja)を通じて、TLB制制回路(J2)にTLB(J/)フルサーチを指示する。

以下、前述された(J./)の場合と同様な手順にしたがつて、TLB(J/)のフルサーチと、ページアドレスが一致したときのTLB(J/)におけるVフイールド内のピットの無効化処理が行なわれる。たぶし、ことで、説明された手順による処理は、前記された(J./)の場合とは異なり、MA(PI)とTLB(PI-KCA)の一致検出処理は必要としない。その後、記憶装置(9)のキーメモリ変更が実施される。

( J J ) キーキャシュヒットが検出され、かつ C = "0" , S = "0" である場合。 との場合は、変更しよりとしているキー情報を もつたTLBアドレスは/個だけであることを示す。

したがつて、キーキャンユ制剤回路(+0)は、TLB制制回路(J2)に対して、TLBアドレスとしてキーキャンユ(J f)からの R C (TLBAD)を送択するように通知し、これにしたがつて、該当するTLBエントリが信号級(/a)を通じて選択される。

次いて、TLB制即回路(32)は、TLBエントリのVフィールドにおけるピットが"0"になるように無効化処理をする。一方、キーキャシュ(39)に対しては、キーキャシュ制即回路(40)の作用により以下の書き込みがなされる。RVフィールドには"/";TVフィールドには"0";RYフィールドにはキーレジスタ(2/)の内容。その他のフィールドについては保留される。

(3.4) キーキャシュがノットヒットであり、かつ・ $RC(S) = /\cdot RC(TV) = /\cdot RC(RV) = /\cdot$  MM(RT)  $= /\cdot RC(RT_{RC})$  である場合。

この場合は、キーキャシュ(39)の現在アクセ

ス中のエントリが3個以上のページアドレスで指定され、ページアドレス情報 RC(RT RC)がオーパライトされていること、および、これから変更されるペきキー情報をもつた TLBエントリが存在する可能性があることを示す。このときには、前記された(3.1)の場合と同様の手版がとられ、TLB(31)のフルサーチが実行される。

たゞし、キーキャンユ(39)の内容の変更については、Sフィールドだけが管理される。すなわち、TLB(3/)のフルサーチ中に、MA(PI)とTLB(PI~RCA)との一致が/度も検出されなかつた場合は、S=\*0\* にされ、また、MA(PI)とTLB(PI~RCA)との一致が/度でも検出された場合は、S=\*/\*のまま保留される。またキー情報その他の情報は保留される。その後記憶装置のキーメモリが変更される。

( 3.5 ) キーキャシュがノットヒットであり、 かつ RC(8)=/・RC(TV)=/・RC(RV)=/・ MM(RT)≒RC(RTRC) なる条件が満たされない 場合。

#### [発明の効果]

以上のように、この発明によれば、記憶キーキャシュをアドレス変換機構のアドレス変換データパッフアのエントリと対応すべく情報を付加した構成としたので、安価なハードウェア構成をもつてアドレス変換機構の使用効率を著しく向上させるという効果がある。

#### 4 図面の簡単な説明

第/図は、との発明の一実施例装置のプロック図、第2図は、上記実施例にかける所定フィールドの説明図、第2図は、従来例装置のプロック図、第4図は、上記従来例にかける所定フィールドの説明図である。

(1),(31)はアドレス変換データパツファ(TLB):(2),(32)はTLB制即回路:(3),(33)はTLBアドレス入力セレクタ:(4)はセグメントテーブルオリジンレジスタ:(5)はメモリアドレスレジスタ;(6)はアドレスモードフラグ:(7),(34),(42)はセレクタ:(8)はリアルメモリアドレスレジスタ:(9)は配量装置:(10)はリアル

この場合は、いま変更されるべきキー情報をもったTLBエントリが全く存在しないことを示す。したがつて、このときには、キーキャンユ(39) およびTLB(31)のいずれに対しても何の動作もとられず、配量装置(7)のキーメモリへの変更だけが実行される。

以上説明されたように、この発明の実施例によれば、キー情報変更命令が発生したときに、変更の対象となるページアドレスのキー情報を保有しているTLBエントリだけがページされることになる。なか、この発明の実施例にかけるキーキャシュ(J9)のRT RC。R V かよび R Y の各フィールドを用いるだけで、従来例にかけるキーキャシュ(ノ3)の持つ機能を十分にカバーできることは明らかである。

さらに、上記契施例は、中央処理装置に適用されたものとして説明されたが、これに限ることなく、アドレス変換機構を有するものであれば、 どのような装置にも適用することが可能であり、同様の効果を奏するものである。

ページアドレスレジスタ: ( / / )はキーフェッチレジスタ: ( / 2 )はキーキャシュアドレスレジスタ: ( / 3 )はキーキャシュ: ( / 4 ).( 4 0 )はキーキャシュ! ( / 4 ).( 4 0 )はキーキャシュ制御回路: ( / 5 )はキー失定セレクタ: ( / 6 )はブログラムスティタスワード ( PSW)レジスタ: ( / 7 )はアクセスブロテクション検出回路: ( / 8 ), ( 3 6 ).( 3 7 ), ( 4 4 )は比較回路: ( / 7 )はキーキャシュヒット検出回路: ( 3 8 )はー教出の方式タ: ( 3 8 )は一教は出回路: ( 4 / )は入力ソースセレクタ: ( 4 / 5 )はキーキャシュヒット検出回路。


なか、各因中、同一符号は同一又は相当部分を示す。

代理人 曾 我 道





第 I 図(a)


\* • • •




第 I 図(b)









# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потигр

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.